一种多模式GNSS接收机的数字AGC电路的制作方法

本发明涉及一种多模式GNSS接收机的数字AGC电路，适用导航领域。

背景技术：

低功耗、小体积便携导航设备是当今导航接收机发展的主流趋势。在导航GNSS (Global Navigation SatelliteSystem)接收机中，卫星信号经大气环境的衰减，实际经天线接收到的信号功率远小于系统噪声功率，而且由于环境变化和干扰的影响，接收到的信号会在很大的动态范围内变化，对精度和幅度范围均有限的模数转换器ADC (Analog-Digital Converter)来说，直接对接收信号进行模数转换会造成很大的信号损失。普遍做法是增加一个自动增益控制电路AGC(Automatic Gain Control)，自适应调节信号功率，使ADC输人的信号处于ADC的动态范围内同时尽量减小信号损失。AGC的性能很大程度上影响着模数转换后的信号的稳定性和抗干扰能力以及卫星信号的定位跟踪。因此设计一种满足增益快速收敛、提高增益调节的速度的数字AGC电路，具有实用意义。

技术实现要素：

本发明提供一种多模式GNSS接收机的数字AGC电路，电路结构紧凑，提高增益调节的速度快、增益收敛快速，电路工作稳定，适应性好，降低了电路功耗、效率较高。

本发明所采用的技术方案是。

多模式GNSS接收机的数字AGC电路由PGA,ADC和AGC三部分组成。I/Q两路的PGA共享同一增益控制信号，可由AGC产生，也可由软件通过SPI接口配置；ADC采用Flash结构，满足高速转换需求。AGC电路对ADC输出信号进行实时监测统计，得到PGA的控制信号对输入I/Q路信号进行增益控制，输出经放大后的模拟信号，模数转换后得到数字输出。

所述PGA结构电路中，R4为固定电阻。由中频响应可知，R1决定增益范围，减小R1将增大增益，反之减小增益。RD的作用是稳定频率参数，由PGA的传输函数容易得出其极点分布。分析其极点分布易知，若不存在RD，则R1变小使得增益变大的同时也会减小频率带宽，使频率性能变差，增加RD作为频率补偿电阻与R1联动调节，使得R1变化时稳定频率带宽。PGA增益调节的范围和精度主要由R1和RD的取值决定，因此需要仔细设计R1和RD的取值范围和离散区间以满足设计需求。

所述数字AGC电路结构图中门限检测电路由计数器和定时器两个电路组成。定时器根据时间窗口值CYC产生更新信号LOAD和计数器控制信号CLE。计数器在CYC内检测信号的实际门限值，即数据为“1”的个数比率。CLE有效时，计数器输出当前检测值并置0重新开始计数。LOAD控制定时器的重载并作为增益累加器的使能信号。LOAD有效时增益累加器对输人数值进行一次累加并锁存到寄存器中。各参数的配置值也是在LOAD有效时或初始化时被相关电路锁存。

所述ADC电路将增益提升结构引入折叠式共源共栅运放中，在M7和M8的源级与栅极之间接入辅助运放A1，在M9和M10的源级和栅极之间接入辅助运放A2，分别提升NMOS负载和PMOS负载的输出电阻，这种运算放大器的增益可以达到80～120dB。主运算放大器为折叠式共源共栅运算放大器，M4的电流必须小于等于M11的漏电流，以防止M4进入线性区。

本发明的有益效果是：电路结构紧凑，提高增益调节的速度快、增益收敛快速，电路工作稳定，适应性好，降低了电路功耗、效率较高。

附图说明

下面结合附图和实施例对本发明进一步说明。

图1是本发明的PGA结构电路。

图2是本发明的数字AGC电路结构图。

图3是本发明的ADC电路结构图。

具体实施方式

下面结合附图和实施例对本发明作进一步说明。

如图1，PGA结构电路中，R4为固定电阻。由中频响应可知，R1决定增益范围，减小R1将增大增益，反之减小增益。RD的作用是稳定频率参数，由PGA的传输函数容易得出其极点分布。分析其极点分布易知，若不存在RD，则R1变小使得增益变大的同时也会减小频率带宽，使频率性能变差，增加RD作为频率补偿电阻与R1联动调节，使得R1变化时稳定频率带宽。PGA增益调节的范围和精度主要由R1和RD的取值决定，因此需要仔细设计R1和RD的取值范围和离散区间以满足设计需求。

如图2，数字AGC电路结构图中门限检测电路由计数器和定时器两个电路组成。定时器根据时间窗口值CYC产生更新信号LOAD和计数器控制信号CLE。计数器在CYC内检测信号的实际门限值，即数据为“1”的个数比率。CLE有效时，计数器输出当前检测值并置0重新开始计数。LOAD控制定时器的重载并作为增益累加器的使能信号。LOAD有效时，增益累加器对输人数值进行一次累加并锁存到寄存器中。各参数的配置值也是在LOAD有效时或初始化时被相关电路锁存。

如图3，ADC电路将增益提升结构引入折叠式共源共栅运放中，在M7和M8的源级与栅极之间接入辅助运放A1，在M9和M10的源级和栅极之间接入辅助运放A2，分别提升NMOS负载和PMOS负载的输出电阻，这种运算放大器的增益可以达到80～120dB。主运算放大器为折叠式共源共栅运算放大器，M4的电流必须小于等于M11的漏电流，以防止M4进入线性区。