概要:
在不同电流密度下的分阶段电沉积实验展示了动态的硅通孔 (TSV) 填充过程。通过控制外加电流密度，可以获得对应于TSV填充结果的不同形貌。具体来说，低电流密度 (4 mA/cm 2 ) 会导致接缝缺陷填充，中等电流密度 (7 mA/cm 2 ) 会导致无缺陷填充，而高电流密度 (10 mA/cm 2 )) 导致空洞缺陷填充。填充系数分析表明，电流密度对TSV填充模型的影响是由添加剂和铜离子的消耗和扩散的耦合效应触发的。此外，镀层的形态演变表明局部沉积速率受镀层几何特征的影响。
硅通孔 (TSV) 是一种很有前途的三维 (3D) 封装技术，具有高性能、减小封装体积、低功耗和多功能等优点。在 TSV 工艺中，通常使用铜电化学沉积 (ECD) 进行的通孔填充步骤占总成本的近 40% 。作为 TSV 的核心和关键技术，以最小化工艺时间和成本的无缺陷填充备受关注。
目前对TSV填充的研究主要集中在条件优化和填充机理上。为了实现无缺陷的 TSV 填充，电镀溶液中的特定添加剂，即氯离子、抑制剂和促进剂进行了深入研究 。与特定添加剂和通孔结构相对应的最佳电沉积参数已被广泛研究。. 在这些参数中，电流密度对填充形态的影响尤为显着。尽管特定的添加剂可以有效地实现无缺陷填充，但所需的步骤很复杂，沉积速率低，相关成本高。为了克服添加剂辅助填充方法的缺陷，广泛研究了脉冲电流、脉冲反向电流、周期性脉冲反向电流和多步电流等电镀电流波形. 同时，已经引用了几种机制来解释无缺陷填充过程，例如传统的流平模型、对流相关吸附模型、时间相关传输-吸附模型和曲率增强加速器覆盖模型。动态 TSV 填充对于 TSV 填充研究的各个方面都很重要。它是优化条件的基础，反映了填充模型的机制。然而，现有的研究只关注在特定时刻获得的填充结果。很少系统地研究连续和全面的动态 TSV 填充过程。在这项研究中，我们通过在不同电流密度下的分阶段电沉积实验证明了 TSV 动态填充过程。获得了实现无缺陷填充的最佳电流密度。讨论了电流密度对填充模型的影响。此外，镀层的形态演变表明，局部沉积速率受镀层几何特征的影响。
结果
不同电流密度下的TSV填充结果
图 1显示了在电流密度为 4 mA/cm 2、5 mA/cm 2、7 mA/cm 2、10 mA/cm 2和 15 mA/cm 2的电沉积过程中 TSV 填充的横截面 SEM 图像。根据图1，可以看出电流密度的变化引起了填充模型的变化。如图1（a）所示，在低电流密度（4 mA/cm 2）下，在通孔中心观察到接缝缺陷。然而，当电流密度增加到 5 mA/cm 2和 7 mA/cm 2时，TSV 被完全填充，没有任何缺陷，如图1(b)和(c)。电流密度进一步增加到 10 mA/cm 2和 15 mA/cm 2会导致锁孔缺陷，其随着电流密度的增加而增加，如图1(d)和(e)所示。
图1
不同平均电流密度的直流电沉积的 20 × 65 μm 盲孔的横截面 SEM 图像，（a）4 mA/cm 2，（b）5 mA/cm 2，（c）7 mA/cm 2， ( d ) 10 mA/cm 2和 ( e ) 15 mA/cm 2。
因此，主要有三种填充模式：低电流密度接缝缺陷填充、中等电流密度无缺陷填充和高电流密度空洞缺陷填充。在工业上，无缺陷填充是首选结果，接缝缺陷填充是可以接受的，但应避免空缺缺陷填充。因此，应使用相对较低的电流密度来防止出现空洞，但这将需要较长的沉积时间和较低的生产量。
低电流密度的动态 TSV 填充工艺
根据先前的报道，低电流密度会导致低沉积速率，但很少会导致接缝缺陷。为了了解接缝缺陷是如何形成的，在 4 mA/cm 2下进行了沉积时间为 30、60、90、120、150、180 和 210 分钟的实验。这样就可以清楚地观察到动态填充过程，如图2所示。
图 2：以 4 mA/cm 2的恒定平均电流密度电沉积指定时间段的 20 × 65 μm 盲孔的横截面 SEM 图像。
以 30 分钟间隔捕获特征填充过程：（a）30 分钟，（b）60 分钟，（c）90 分钟，（d）120 分钟，（e）150 分钟，（f）180 分钟和（g ) 210 分钟。
在所有情况下，底部和侧壁上沉积的铜的厚度几乎相同，并且在任何情况下都没有观察到自下而上的填充。更准确地说，在电沉积的前 90 分钟内，底部的镀层厚度略大于顶部的镀层厚度。然而，在电沉积的最后 120 分钟内，顶部的镀层厚度逐渐超过底部的镀层厚度。这种现象最终导致过孔中心出现长缝。
中等电流密度的动态 TSV 填充工艺
为了进一步研究无缺陷 TSV 填充的形成过程，进行了 10 到 80 分钟（间隔 10 分钟）不同沉积时间的实验。电流密度设定为7 mA/cm 2。图 3展示了实验结果的横截面 SEM 图像。
图 3：以 7 mA/cm 2的恒定平均电流密度电沉积指定时间段的 20 × 65 μm 盲孔的横截面 SEM 图像。
图3以 10 分钟间隔捕获特征填充过程：（a）10 分钟，（b）20 分钟，（c）30 分钟，（d）40 分钟，（e）50 分钟，（f）60 分钟，（g ） ) 70 分钟和 ( h ) 80 分钟。
如图3(a)所示，电沉积10分钟后，沿孔表面的镀层厚度基本相等，形成U形轮廓。当沉积时间增加到20 min时，底部的填充速度略快于顶部；只有底部的角落被填充得比其他地方快得多，就好像角落被倒角一样，如图3（b）所示。电沉积 30 分钟后，底部比顶部更快地完全填充，通孔顶部大底部小，如图3(c) 所示。电沉积 40 分钟后，底部沉积速度更快，形成 V 形通孔轮廓，如图3(d) 所示. 在随后的电镀过程中，通孔的形貌保持V形，通孔底部的铜电沉积率高于侧壁，如图3(e)至(h)所示。
电流密度对 TSV 填充模型的影响
图 4显示了在电流密度为 4 mA/cm 2、5 mA/cm 2、6 mA下进行电沉积时，类似电荷水平 (Q = I × t) 的分阶段填充结果的横截面 SEM 图像/cm 2、7 mA/cm 2和 10 mA/cm 2。可以发现，在不同的电流密度条件下，底部和侧壁上沉积铜的厚度是不同的。如图5所示，底部和顶部厚度之间的比率被定义为填充系数，以评估TSV 的填充模型。通过图像处理计算沉积铜的厚度。如图6所示，通过边缘检测算法从原始扫描电镜图像中提取镀层轮廓。镀层的厚度定义为内外轮廓线之间的像素坐标差。顶部和底部厚度分别定义为通孔顶部和底部的右侧和左侧镀层厚度的平均值。此外，每个数据点测量 4 到 8 个样本以减少误差。图7展示了图4所示的分级TSV填充结果的填充系数。随着电流密度从 4 mA/cm 2增加到 7 mA/cm 2 ，填充系数从 1.3 增加到 2.09，当电流密度增加到 10 mA/cm 时，填充系数急剧下降到 0.692 .
图 4
电沉积的 20 × 65 μm 盲孔横截面 SEM 图像，具有相同的电荷量 (Q = I × t)，平均电流密度不同：( a ) 4 mA/cm 2 , ( b ) 5 mA/cm 2、( c ) 6 mA/cm 2、( d ) 7 mA/cm 2和( e ) 10 mA/cm 2。
图 5
计算填充系数和动态纵横比的示意图。
图 6
测量沉积铜厚度的方法。
图 7
在不同电流密度下进行的分级 TSV 填充实验的填充系数。
因此，在低电流密度条件下，底部的沉积速率略大于顶部的沉积速率，而在中等电流密度条件下，底部与顶部的沉积速率差异迅速增大。然而，在高电流密度条件下，底部的沉积速率低于顶部的沉积速率。
这些现象是由添加剂和铜离子的动态变化引起的。总沉积速率由电流密度控制。在低电流密度条件下，整体沉积速率较低，铜离子和添加剂有足够的时间扩散到底部。因此，促进剂和抑制剂之间的竞争吸附沿镀层基本均匀，铜离子足以进行电化学反应。这些导致沿镀层的几乎均匀的沉积速率并导致保形填充。然而，随着电流密度的增加，沉积速率的增加加速了添加剂和铜离子的消耗。
由于它们的分子量大，抑制剂向底部扩散的程度比促进剂和铜离子小。因此，抑制剂逐渐被底部的促进剂取代。这导致底部沉积速率逐渐高于顶部并导致超保形填充。此外，底部促进剂和抑制剂之间的浓度差随着电流密度的增加而增加，直到铜离子的扩散变得比电化学反应慢。因此，在一定范围内，填充系数随着电流密度的增加而增加，如图 底部促进剂和抑制剂之间的浓度差随着电流密度的增加而增加，直到铜离子的扩散变得比电化学反应慢。因此，在一定范围内，填充系数随着电流密度的增加而增加，如图 底部促进剂和抑制剂之间的浓度差随着电流密度的增加而增加，直到铜离子的扩散变得比电化学反应慢。因此，在一定范围内，填充系数随着电流密度的增加而增加，如图图 7。在高电流密度条件下，由于沉积速率特别高，底部铜离子的反应无法及时补充。结果，顶部的沉积速率大于底部的沉积速率，并导致亚保形填充。
动态纵横比和电镀曲率对局部电沉积速率的影响
电镀形态的变化是由局部电沉积速率的差异引起的。由图3可知，在中等电流密度（7 mA/cm 2）下，同一阶段的最大局部沉积速率始终位于最大曲率位置。该现象证实了曲率增强加速器覆盖(CEAC)机制，即局部生长速度与镀层表面的曲率成比例。然而，CEAC 理论不适用于低电流密度条件。
图 8说明了在低电流密度条件 (4 mA/cm 2 )下动态纵横比对局部沉积速率的影响。动态纵横比定义为深度和宽度的比值，如图5所示。局部电沉积率通过将相邻时刻电沉积的镀层的厚度差除以时间间隔来计算。如图8(a)所示，通孔的纵横比在初始时间为3.25。随着镀层的增长，纵横比随着电沉积时间的增加而增加。如图8(b)所示，底部的平均沉积速率随着纵横比的增加从0.18 μm/min下降到0.02 μm/min。然而，顶部的平均沉积速率随着纵横比的增加从 0.15 μm/min 增加到 0.164 μm/min，除了前 30 分钟。
图 8：在低电流密度条件下 (4 mA/cm 2 ) ，动态纵横比对局部沉积速率的影响。
( a ) 动态纵横比与电沉积时间的关系图。( b ) 特征位置的沉积速率图，即。过孔侧壁的顶部和底部，对电沉积时间。
前30 min顶部沉积速率的异常下降是由于预处理后时间过长造成的。在电化学反应之前铜离子和添加剂分子的充分扩散导致在初始阶段相对较快的沉积。随着反应的进行，电解液中的铜离子从阴极接受电子并不断转化为铜。随着纵横比的增加，铜离子向底部的扩散速率降低。铜离子的传质限制降低了沉积到底部的速率。同时，铜离子在顶部的积累提高了沉积速率。逐渐地，顶部的电沉积速率超过底部的电沉积速率，最终导致接缝缺陷。
结论
在这项工作中，在不同的电流密度下进行了使用电化学沉积 (ECD) 方法的阶段性 TSV 填充实验。提出了三种具有代表性的形态来描述不同电流密度下的不同填充结果。此外，还引入了动态充填过程，研究了典型充填结果的形成机制。结果表明，低电流密度 (4 mA/cm 2 ) 诱导有接缝缺陷的保形填充，中等电流密度 (7 mA/cm 2 ) 诱导无缺陷的超保形填充，而高电流密度 (10 mA/cm 2 )) 导致具有空隙缺陷的亚保形填充。此外，基于添加剂和铜离子的消耗和扩散的协同机制，解释了外加电流密度对 TSV 填充模型的影响。最后，镀层的形态演变揭示了局部沉积速率受镀层的几何特征（如纵横比和曲率）的影响，这是TSV填充研究的新发现。
方法
电镀液
电解液由 80 g/L CuSO 4、20 g/L MSA、50 mg/L Cl -、5 mL/L 抑制剂 (ASTRI TSV-01 A)、5 mL/L 促进剂 (ASTRI TSV-01 B) 制成, 和 7 mL/L 流平剂 (ASTRI TSV-01 C)，购自中国深圳卓远比科技有限公司。
TSV 芯片
TSV芯片购自无锡华锦半导体有限公司，TSV芯片尺寸为10mm×10mm。TSV 阵列由 5 排通孔组成，间距为 60 μm，沿芯片边缘分布。TSV 阵列中的通孔尺寸为 65 μm × 20 μm。
仪器
如图9所示，电沉积在双电极配置单元中进行。阳极为铜板（3 cm × 5 cm），阴极为 TSV 芯片。阳极和阴极之间的距离为2.5 cm。体积为 300 mL 的电解质电池装有 250 mL 新鲜电解质。
图 9
TSV填充实验装置示意图。
预处理
在电沉积工艺之前，对 TSV 芯片进行预处理以排除通孔中的空气并润湿种子层。首先，将 TSV 芯片放入吸瓶中并浸入去离子水中。然后，使用水循环泵将抽吸瓶抽空至负气氛。在负压下，通孔中的空气被推入样品片表面。此外，应用间歇性超声振动去除表面气泡，直至无气泡出现，表明预处理完成。因此，TSV芯片迅速移动到电镀槽中并保持静止足够长的时间以确保电镀溶液在通孔内充分扩散。
电沉积程序
预处理后，在不同的电流密度（4 mA/cm 2、5 mA/cm 2、7 mA/cm 2、10 mA/cm 2和15 mA/cm 2 ）下进行电化学沉积（ECD）工艺) 在指定的时间段内。低电流密度条件（4 mA/cm 2）和中等电流密度条件（7 mA/cm 2 ）的电沉积间隔分别为30 min和10 min。